在半导体行业，多芯片设计正逐渐成为主流，而Universal Chiplet Interconnect Express™ (UCIe™) 标准的推进对于这一趋势至关重要。近期，英特尔与楷登电子联合发布了一份白皮书，详细阐述了双方如何合作推进UCIe标准，以实现不同代工厂和工艺节点的芯粒在同一封装内的集成。 **UCIe标准的重要性** UCIe 1.0规范于2022年初发布，随后在2023年8月8日更新至1.1版本。这一开放标准促进了芯片间互连在同一封装内的异构集成，为真正的多芯粒设计打开了大门。UCIe标准不仅对半导体系统设计的未来至关重要，而且其复杂性也为实际应用带来了许多技术挑战。 **历史合作与创新** 英特尔与楷登电子的合作历史悠久，早在2021年，双方就合作推动了Compute Express Link™ (CXL™) 2.0规范的仿真互操作性。此次合作不仅展示了双方在芯片和系统设计方面的深厚实力，也为UCIe标准的推进奠定了坚实基础。 **当前挑战与解决方案** 2023年，双方再次合作，致力于推进UCIe标准，实现不同代工厂和工艺节点的芯粒在同一封装内的集成。UCIe标准预计将实现功耗更低、延迟更低的芯粒解决方案，这对于维持摩尔定律的指数级复杂性增长至关重要。白皮书详细介绍了设计IP、验证IP和合规性测试实践等方面的进展。 **UCIe合规性挑战** 白皮书涵盖了UCIe合规性的多个方面，包括电气、机械、芯片间适配器、协议层、物理层以及黄金芯片链接到供应商测试设备的集成。这些技术挑战和设计挑战的讨论，为行业提供了宝贵的参考。 **硅前互操作性的角色** 在多芯粒设计中，所有标准部分都是同时设计的，导致所有层同时进行设计和调试。通过“左移”策略，可以在制造前进行测试和验证，从而确保设计的可靠性和互操作性。 **UCIe验证挑战** 白皮书还讨论了验证环境中的独特挑战，包括D2C（数据到时钟）点测试、PLL编程时间、D2C眼图扫描测试的长度和数量等。这些讨论为行业提供了深入的技术见解。 **UCIe模拟物流** 在项目中，楷登电子的UCIe高级封装PHY模型与英特尔的UCIe向量一起用于硅前验证。白皮书涵盖了初始互操作性、模拟互操作性以及控制器模拟互操作性等主题。 **对更广泛社区的益处** UCIe标准的推进不仅对英特尔和楷登电子具有重要意义，对整个半导体行业也具有深远影响。通过早期互操作性验证策略，可以确保多芯粒设计的成功实施，从而推动整个行业的发展。 **了解更多** 如果您对多芯粒设计感兴趣，了解UCIe标准及其早期互操作性验证策略至关重要。英特尔与楷登电子的这份白皮书是必读之作，它详细介绍了构建开放式芯粒生态系统的策略和技术进展。