在先进半导体设计中，要实现设计规则合规和最佳电气性能对于减少设计迭代和确保产品可靠性至关重要。

西门子数字工业软件的Calibre设计增强器（DE）提供了基于分析的EMIR解决方案，这些解决方案能够增强电源完整性并减少IR压降，从而提高了设计可靠性和可制造性。

Google和英特尔都利用了Calibre DE来解决设计中遇到的IR压降问题，展示了在先进制造节点上电源网格鲁棒性和电气性能的显著提升。

Calibre DE通过深入理解设计规则和它们之间的相互作用，提供了一种分析基础的、签核质量的布局修改EMIR解决方案。它能够解决EMIR问题，并在多个晶圆厂技术中提高设计可靠性。

Google的团队在3纳米工艺节点上寻求减少IR压降，而英特尔的目标是在5纳米及以下工艺节点上提高电源网格的鲁棒性。通过使用Calibre DE的工具，两家公司都实现了针对特定设计区域的布局修改，从而显著提高了电性能和良率。

欲了解更多信息，请参阅西门子数字工业软件发布的技术论文《如何使用Calibre设计增强器减少IR压降并提高可靠性》，以及更多关于Calibre设计增强器产品的信息。